ザイリンクス資料通知 - 0.1 日本語 - DDR3/DDR4 SDRAM、QDR II+ SRAM、RLDRAM 3 インターフェイス コアの使用、カスタマイズ、シミュレーションの方法について解説します。コア アーキテクチャについても説明し、そのカスタマイズ方法および接続方法の詳細も示します。 - PG150

pg150-ultrascale-memory-ip-links.pdf

Document ID
PG150
Release Date
2022-04-14
Version
0.1 日本語