Virtex-5 GTP 用 ChipScope IBERT (Integrated Bit Error Ratio Test) データシート (DS773) - 1.0 日本語 - Virtex®-5 GTP 用 ChipScope Pro Integrated Bit Error Ratio Tester (IBERT) コアはカスタマイズ可能で、Virtex-5 GTP トランシーバの動作の評価やモニタに使用できます。このデザインには、FPGA ロジックにインプリメントされたパターンジェネレータおよびパターンチェッカのほか、MGT のポートと DRP 属性へのアクセスが含まれます。