对使用 AXI IP 的设计执行仿真时，Verification IP 很有用。如需了解更多信息，请参阅下列参考文档：
- AXI Verification IP LogiCORE IP 产品指南(PG267)
- AXI4-Stream Verification IP LogiCORE IP 产品指南(PG277)
- Zynq UltraScale+ MPSoC Verification IP 数据手册(DS940)
-
Zynq 7000 SoC Verification IP 数据手册(DS941)
重要： AXI Verification IP 是以 SystemVerilog 编写的，并支持使用随机化。并非所有第三方仿真器都支持 SystemVerilog 和随机化。如需了解有关第三方仿真器与 AXI VIP 兼容性的信息，请参阅 Vivado Design Suite 用户指南：版本说明、安装和许可(UG973)。视频： 此外，以下视频有助于您了解如何使用 Zynq 7000 VIP 进行仿真：《Vivado Design Suite QuickTake 视频：如何使用 Zynq 7000 Verification IP 通过仿真来进行验证和调试》。
您可例化 IP。如需为接口提供额外 Verification IP 支持，请使用以下任一 Tcl 命令：
set_property CONFIG.INSERT_VIP 1 [get_bd_intf_pin <path_to_interface>]
set_property CONFIG.<interface_name>.INSERT_VIP 1 [get_ips <ipname>]