描述
支持您配置 C/RTL 协同仿真命令 (cosim_design) 的设置。
语法
config_cosim [OPTIONS]选项
-
-argv <string> -
<string>传递到 C/C++ 主函数。指定行为测试平台的实参列表。
-
-compiled_library_dir <string> - 指定使用第三方仿真器进行仿真期间已编译的库目录。
<string>是已编译的库目录的路径名称。此库必须事先使用compile_simlib命令完成编译，如 Vivado Design Suite Tcl 命令参考指南(UG835) 所述。 -
-coverage - 启用使用 VCS 仿真器进行仿真期间的覆盖率功能。
-
-disable_deadlock_detection - 禁用协同仿真中的死锁检测功能。
-
-disable_dependency_check - 运行协同仿真时禁用依赖关系检查。
-
-enable_dataflow_profiling - 该选项会开启数据流通道剖析以跟踪协同仿真期间的通道大小。
-
-enable_fifo_sizing - 在协同仿真期间，该选项可开启自动 FIFO 通道大小调整，以便进行数据流剖析。
-
-enable_tasks_with_m_axi - 启用稳定的
m_axi接口，以搭配hls::task一起使用。 -
-hwemu_trace_dir <kernel_name>/<instance_name> - 指定测试矢量的位置，这些矢量是在硬件仿真期间生成的，将在协同仿真期间使用。这些测试矢量是由
config_export -cosim_trace_generation命令生成的。该实参允许您在硬件仿真的仿真结果中指定 Vitis 内核的内核和实例名称，以便定位这些测试矢量。 -
-random_stall - 在协同仿真期间启用顶层接口的随机停滞。
-
-rtl [verilog | vhdl] - 指定用于 C/RTL 协同仿真的 RTL 语言。默认为 Verilog。
-
-setup - 创建仿真文件，包括在处于活动状态的解决方案的 sim/<HDL> 目录中创建的所有仿真文件。不执行仿真，但稍后可从命令外壳运行仿真。
-
-stable_axilite_update - 启用
s_axilite以配置寄存器，这些寄存器与传输事务前相比均保持稳定状态。 -
-trace_level [*none* | all | port | port_hier] - 判定 C/RTL 协同仿真期间，要保存的波形追踪数据级别。
-
none表示不保存追踪数据。这是默认方式。 -
all表示生成要保存到追踪文件的所有端口和信号波形。 -
port表示仅为顶层端口保存波形追踪数据。 -
port_hier表示保存设计层级内的所有端口的追踪信息。
根据
-rtl选项中使用的选择，执行仿真时，追踪文件将保存在当前解决方案的 sim/Verilog 或 sim/VHDL 文件夹内。 -
-
-user_stall <string> - 指定协同仿真期间要使用的 JSON 停滞文件。此停滞文件可使用
cosim_stall命令来生成。 -
-wave_debug - 打开 AMD Vivado™
仿真器 GUI 以查看波形和仿真结果。在生成的 RTL 中启用查看所有进程的波形的功能，就像在数据流进程和顺序进程中一样。仅当通过设置
-tool xsim使用 Vivado 仿真器来执行系统仿真时，才支持该选项。如需了解更多信息，请参阅 查看仿真波形。