X5IO bank 与 AMD UltraScale™ 架构中的高速 I/O (HPIO) 相似。X5IO 位于底部边缘。先前的器件采用 I/O 柱状布局。X5IO 所提供的 X5IO PHY 与 UltraScale 器件原生模式类似。X5IO PHY 可将经过校准的延迟与串行化逻辑和解串化逻辑封装在一起，以提供 8 个单端 I/O 端口（称为八管脚组 (octad)）。
每个 X5IO bank 含 8 个八管脚组逻辑站点 (site)，支持最多 64 个单端 I/O 端口。集成 DDR 存储器控制器、软核存储器控制器和自定义高性能 I/O 接口都会使用 X5IO PHY。如需了解有关 X5IO 的更多信息，请参阅 Versal 自适应 SoC SelectIO 资源架构手册(AM010)。