处理器系统中的实时处理单元 (RPU) 最多包含十核 Cortex®-R52 实时处理器。每颗 Cortex-R52 核都有 32 KB 1 级指令和数据高速缓存（含 ECC 保护）。除了 L1 高速缓存外，每颗 Cortex-R52 核还有一个 128 KB 紧密耦合存储器 (TCM) 接口用于实时单周期访问。为了提供高层次安全性，Cortex-R52 核可配置为拆分锁定（拆分或锁步）。这些核被组织为独立的双核集群。
RPU 通过低功耗域 (LPD) 非一致互连与处理器系统的其余部分进行通信。片上存储器 (OCM) 也连接到 LPD 互连。OCM 被组织成两个 2 MB 的 bank（2VM3654 除外，它是 1 MB OCM）。每个 bank 均可通过 LPD 互连穿过专用 128 位 AXI 接口来访问。
| Cortex-R5F | Cortex-R52 |
|---|---|
| Armv7-R 架构（32 位操作） | Armv8-R 架构（64 位和 32 位操作） |
| Armv7 异常 | EL0-EL3 异常级别 |
| 矢量浮点 | 矢量浮点 |
| 上限 600 MHz | 上限 1050 MHz |
| 每个处理器每 MHz 1.91 DMIPS | 每个处理器每 MHz 2.72 DMIPS |
| 1 个双核集群（2 个核） | 最多 5 个双核集群（最多 10 核） |
| 每个处理器 32 KB L1 指令高速缓存 | |
| 每个处理器 32 KB L1 数据高速缓存 | |
| 每个处理器 128K 紧密耦合存储器 (TCM) | |
| 拆分模式 | |
| 双锁步模式 | 按集群双锁步 |