ISP - 2025.1 简体中文 - UG1273

Versal 自适应 SoC 设计指南 (UG1273)

Document ID
UG1273
Release Date
2025-05-29
Version
2025.1 简体中文

图像信号处理器 (ISP) 包含 1 到 3 个 ISP 拼块用于对原始图像传感器数据进行预处理。每个 ISP 拼块都支持每秒最大 600 MP 的像素率,最大横向或纵向分辨率为 4096 个像素。支持线性格式和压缩格式的输入像素深度。

ISP 拼块兼容标准拜耳输入(RGGB、GRBG、BGGR)、单色 (CCCC)、RYYCy、RCCG、RCCC 和 RGB-IR 传感器类型。AXI4-Stream 接口接受来自 MIPI CSI-2 接口的实时数据串流。ISP 拼块还接受来自 DMA 读取功能的存储器输入数据和来自内置测试模式生成器 (TPG) 的输入测试模式。

支持的视频输出格式包括:YUV 4:2:0、YUV 4:2:2、仅亮度分量 (Y)、每分量 8 位或 10 位,以及 RGB888;通过 AXI4 串流接口实现实时输出,并通过 AXI4 存储器映射接口实现存储器输出。每个 ISP 都具备双输出能力,支持主输出和次输出,并具有独立控制功能。单个 ISP 拼块可以处理一条输入串流,并生成不同的主输出串流和次输出串流。RGB-IR 图像传感器数据经过处理后,可在主输出上提供 RGB 数据,在次输出上提供 IR 数据。在存储器输出 I/O 类型中,主次输出 DMA 均支持光栅半 DWORD 对齐的帧缓冲格式,此格式适用于最大 10 位颜色深度。

如需了解有关 ISP 的更多信息,请参阅 第二代 Versal AI Edge 系列图像信号处理器 (ISP) 产品指南(PG432)