软核 AXI Interconnect IP 存在多种移植路径。最常见的两种路径分别是 AXI Switch IP（用于围绕 RTL 的设计）或 SmartConnect IP（用于基于 Vivado IP integrator 的设计）。此外，Versal 器件还提供了支持 AXI Interconnect 的硬化的 NoC。首先，优先分配 NoC 资源用于与集成 DDR 存储器控制器的高带宽连接。在考虑这些连接之后，使用剩余的 NoC 带宽来降低 PL 资源使用率。将 AXI Interconnect 从 PL 资源转移到硬化的 NoC 资源。
Vivado 支持通过两种流程来辅助将 AXI Interconnect 移植到 Versal NoC。模块化 NoC 流程与以 RTL 为中心的设计能妥善集成。它使用 NoC 赛灵思参数化宏 (XPM) 将 RTL AXI Interconnect 连接到硬化 NoC 资源。
对于 Vivado IP integrator 设计，请将 AXI NoC IP 放置在块设计画布上以访问 NoC。此外，AXI NoC IP 是将 Versal 硬化存储器控制器整合到您的设计中的唯一方法。您可以在同一设计中同时使用这些流程。
如需了解有关此 IP 和规定流程的更多信息，请参阅以下文档：
- Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313)
- Programmable Network on Chip (NoC2) LogiCORE IP 产品指南(PG406)
- Integrated DDR5/LPDDR5/5X Memory Controller LogiCORE IP 产品指南(PG456)
- SmartConnect LogiCORE IP 产品指南(PG247)
- AXI Switch LogiCORE IP 产品指南(PG453)
- Versal 自适应 SoC 硬件、IP 和平台开发方法指南(UG1387)