应用处理单元 (APU) 含连接到 1 MB 统一 L2 高速缓存的双核 Arm® Cortex®-A72 处理器。此 APU 针对的是无需实时性能的系统控制和计算密集型应用。要提高 Versal 自适应 SoC 性能，就需要提高存储器子系统的性能。为帮助满足这些要求，Versal 自适应 SoC 增大了 L1 指令高速缓存的容量（从 32 KB 增加到 48 KB）。它包括多个 DDR 存储器控制器和一个 NoC。这些特性提高了主存储器的性能。
下表显示了 AMD Zynq™ UltraScale+™ MPSoC 中的 Cortex-A53 与 Versal 自适应 SoC 中的 Cortex-A72 处理器的区别。
| Cortex-A53 | Cortex-A72 | Versal 自适应 SoC 优势 |
|---|---|---|
| Arm v8A 架构（64 位和 32 位操作） | 无需更改应用代码 | |
| EL0-EL3 异常级别 | ||
| Arm TrustZone（安全/非安全操作） | ||
| 高级 SIMD NEON 浮点单元 | ||
| 集成存储器管理器 | ||
| 电源岛控制 | ||
| 最高 1500 MHz | 最高 1700 MHz | 频率更高 |
| 每 MHz 2.23 DMIPS | 每 MHz 5.74 DMIPS | 原始性能提高 2 倍（根据 Arm 基准测试） |
| 3.65 SPEC2006int | 6.84 SPEC2006int | |
| 2 路超标量 | 3 路超标量 | 指令周期更有效 |
| 按序执行 | 无序执行 | 性能更高且存储器停滞更少 |
| 电源效率高 | 电源效率更高 | 功耗降低 20% |
| 8 阶流水线 | 15 阶流水线 | 排队的指令更多，执行的指令更多 |
| 条件分支预测 | 两级分支预测 | 缓存命中率更高，存储器提取更少 |