应用处理单元 (APU) 是基于 Arm Cortex®-A78AE 处理器、功能丰富的八核双集群单元。A78AE 核能以拆分或锁步方式来运行。每颗核都有 64 KB 1 级指令/数据高速缓存和 512 KB 统一 2 级高速缓存。每个四处理器集群各有 1 MB 统一 3 级高速缓存。
此 APU 通过基于一致性集线器接口 (CHI) 的一致性互连（含 AE 的 CMN-600）来与 PS 其余部分进行通信。该一致性互连启用 PS 来提供以下功能：
- 它满足安全要求。
- 它提供可嗅探的 LLC。
- 它支持高效的 L3 缓存暂存。
- 它为传入流量和发送到 NoC 的流量提供足够的带宽和 QoS。
下表显示了 AMD Zynq™ UltraScale+™ MPSoC 中的 Cortex-A53、Cortex-A72 与 Versal 器件的处理器系统中的 Cortex-A78AE 处理器的区别。
| Cortex-A53 | Cortex-A72 | Cortex-A78AE |
|---|---|---|
| Arm v8A 架构（64 位和 32 位操作） | ||
| EL0-EL3 异常级别 | ||
| 高级 SIMD NEON 浮点单元 | ||
| 集成存储器管理器 | ||
| 电源岛控制 | ||
| 最高 1500 MHz | 最高 1700 MHz | 最高 2400 MHz |
| 每个处理器每 MHz 3.13 DMIPS | 每个处理器每 MHz 5.74 DMIPS | 每个处理器每 MHz 11.38 DMIPS |
| 1 个四核集群 | 双核集群 | 4 个双核集群 |
| 32 KB L1 指令高速缓存 | 48 KB L1 指令高速缓存 | 64 KB L1 指令高速缓存 |
| 32 KB L1 数据高速缓存 | 32 KB L1 数据高速缓存 | 64 KB L1 数据高速缓存 |
| 512 KB 统一 L2 高速缓存 | 每个处理器 512 KB L2 高速缓存 | 每个处理器 512 KB L2 高速缓存 |
| 不适用 | 不适用 | 每个集群 1 MB L3 高速缓存 1 |
| 不适用 | 不适用 | 4 MB 统一的最后一级高速缓存 (LLC) 2 |
|
||