例化 AI Engine IP（AI 引擎），并将其连接到设计的其余部分。这会为 Vitis 环境生成一个可扩展平台。基础平台硬件设计包含一个经过最小化配置的 AI 引擎 IP 块。该系统会启用所有 AXI 存储器映射从接口连接。它们连接到专用 NoC 总线主单元。
AI 引擎的所有其他配置都是通过编译用户 ADF 计算图和 AI 引擎内核来进行的。Vitis aiecompiler 和 Vitis v++ 链接通过将 aiecompiler libadf.a 与可扩展平台设计相链接来配置 AI 引擎。AI 引擎会连接到基础平台。它使用 AXI4-Stream 主接口和从接口连接、存储器映射 AXI 总线与 NoC 的连接以及总线接口的时钟。该 IP 会触发 AI 引擎事件，然后通过 AXI4 连接将其传输到存储器和 XSDB。
如需了解更多信息，请参阅下列文档：