000038581 - 在单一 X5IO bank 限制下，Versal MIPI C-PHY（P4/P6/P7 三重组）导致实现期间出现“[Mig 66-441] Maximum number of XPLL’s available per bank is 2”错误 - 在包含 X5IO 的所有器件内，如果在上部三重组 (P4/P6/P7) 中例化多条 MIPI C-PHY RX IP 通道，则会在实现期间遇到错误。

Release Date

2025-10-02

Revision

1.0 简体中文