000035447 - 设计咨询- 2023.1.x（和更低）版本的 Vivado 和 Versal - 旁路 BLI 建立时间路径和 BUFGCTRL 级联的时序不正确 - 在 Versal 系列中有一个边界逻辑接口 (BLI) 寄存器。在 2022.1.x 和更低版本的 Vivado 中，如果针对下表中列出的路径绕过 BLI，那么 Vivado 时序会错误分析建立时间路径并缺失 250ps。

Release Date

2023-10-19

Revision

1.0 简体中文