IDF + DFX

アイソレーション デザイン フローと Dynamic Function eXchange の実行例 アプリケーション ノート (XAPP1361)

Document ID
XAPP1361
Release Date
2022-08-31
Revision
1.1 日本語

アイソレーション デザイン フロー (IDF) と Dynamic Function eXchange (DFX) は、AMD が提供する 2 つの独立した量産対応ソリューションです。これらは、Vivado 2018.3 以降の環境で Zynq UltraScale+ デバイスに対して利用できます。Vivado 2020.2 以降、AMD は IDF と DFX を組み合わせたフローをサポートしています。このアプリケーション ノートは、IDF および DFX の設計手法について理解している方を対象としています。これらの各設計手法の詳細は、 『UltraScale+ FPGAs および Zynq UltraScale+ MPSoC のアイソレーション デザイン フロー』 (XAPP1335) 『Zynq UltraScale+ MPSoC のアイソレーション デザイン例』 (XAPP1336) 『Vivado アイソレーション検証ユーザー ガイド』 (UG1291) 『Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange』 (UG909) Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計 (UG994) の第 5 章「ブロック デザイン コンテナー」、および 『Vivado Design Suite チュートリアル: Dynamic Function eXchange』 (UG947)を参照してください。

この組み合わせがサポートされることで、ユーザーはリコンフィギャラブル パーティション (RP) 内にネストされた分離モジュール (IM) を作成できるようになります。

IDF+DFX は、AMD Zynq™ UltraScale+ MPSoC デザインでは常にデフォルトで有効になっており、組み合わせフローを有効にするための特別な param 設定は不要です。IDF+DFX のデザイン ルール チェック (DRC) を有効にするには、param を設定する必要があります。IDF+DFX DRC を有効にするには、Vivado で次のパラメーターを設定します。

 set_param hd.enableIDFDRC 1
注記: Vivado 2021.1 以降では、IDF DRC を有効にするために hd.enableIDFDRC パラメーターを設定する必要はありません。HD.ISOLATED プロパティが true に設定されている場合、ツールが HD.ISOLATED を検出すると IDF DRC が自動的に有効になります。