Utility Vector Logic - 2024.1 日本語

Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計 (UG994)

Document ID
UG994
Release Date
2024-05-30
Version
2024.1 日本語

この IP は、異なるロジック モードおよび入力幅に設定できます。サポートされる論理演算は ANDORXOR、および NOT です。C_Size は入力信号および出力信号のベクター サイズを示し、1 以上の値に設定できます。たとえば、IP を AND モードに設定し、C Size を 4 にすると、結果のロジックには 4 個の並列 2 入力 AND ゲートが含まれます。

IP をインバーター (NOT) として設定すると、C_Size には単一ビット インバーターの数が示されます。詳細は、 『LogiCORE IP Utility Vector Logic 製品概要』 (PB046) を参照してください。

図 1. Utility Vector Logic の [Re-customize IP] ダイアログ ボックス