TIMING-31: Multicycle Path on Phase-Shifted Clock - 2025.1 日本語 - UG906

MMCM (または PLL) で生成されたクロック <clock_name> は位相シフトされ、1 つまたは複数のマルチサイクル パス制約のセットアップのみに関係します。MMCM (または PLL) プロパティ PHASESHIFT_MODE が LATENCY に設定されているため、レガシ マルチサイクル パス制約が不要になる場合があります。