RQS_TIMING-202: Add Extra Pipelining to Wide Multipliers - RQS_TIMING-202: Add Extra Pipelining to Wide Multipliers - 2025.2 日本語 - UG906

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2025-12-10
Version
2025.2 日本語

幅の広い乗算器 (少なくとも 1 つのポートの幅がターゲット アーキテクチャの DSP スライスでサポートされる最大幅よりも広い場合) には、DSP スライスの最大動作周波数を達成するために追加のパイプラインが必要です。必要となるパイプライン段数は、乗算器のビット幅に依存します。

RTL で幅の広い乗算器の出力にパイプライン段を挿入しておくと、合成ツールがそれらを最適な位置に移動できるようになり、コードの書き直しも容易になります。