RQS_TIMING-201: Add an Output Register to RAM - RQS_TIMING-201: Add an Output Register to RAM - 2025.2 日本語 - UG906

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2025-12-10
Version
2025.2 日本語

RAM に出力レジスタを追加すると、RAM 読み出しデータパスの clock-to-out 時間を改善できます。これにより、配置および配線ツールは RAM を最適に配置するための柔軟性を高めることができ、クリティカル パスを最適化するために、レジスタを RAM 内ではなくファブリックに配置できるようになります。

合成ツールは、出力レジスタを容易に推論できます。これらのレジスタには、同期リセットを使用するか、リセットを使用しないようにする必要があります。