ZHOLD - UG861

Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド (UG861)

Document ID
UG861
Release Date
2024-12-23
Revision
1.0 日本語

ILOGIC ブロックは、クロック挿入遅延を補正するために、入力に固定の未補正ゼロ ホールド (ZHOLD) 遅延ラインをオプションでサポートしています。クロッキング パスが同じバンクまたは隣接するバンクのソースとなる BUFG/BUFGCE から直接供給される場合には、クロック入力遅延を補正するために ZHOLD 機能が最適化されます。クロック ソースが MMCM/PLL に設定されている場合、または IOBDELAY 属性が XDC で設定されている場合を除いて、ZHOLD はデフォルトで有効となります。

重要: ZHOLD は、すべてのアプリケーションに適切であるとは限らないため、タイミング レポートを確認して、特定のクロッキング手法への影響を検証してください。