SSTL15_DCI、SSTL135_DCI、SSTL12_DCI、DIFF_SSTL15_DCI、DIFF_SSTL135_DCI、DIFF_SSTL12_DCI - UG861

Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド (UG861)

Document ID
UG861
Release Date
2024-12-23
Revision
1.0 日本語
表 1. 使用可能な I/O バンクのタイプ
HD HP
N/A

DCI 規格では、レシーバーで常時接続された内部並列分割終端抵抗を調整します。ODT 属性で設定される両抵抗の値によって、中間レベル VCCO/2 への R (R = Z0) のテブナン等価抵抗が作成されます。40Ω、48Ω、または 60Ω の調整済みドライバー インピーダンスを選択できる、ソース終端機能 (OUTPUT_IMPEDANCE) が HP I/O バンクで利用可能です。ドライバー出力インピーダンスはデフォルトで 40Ω に設定されます。差動バージョン (DIFF_) では、出力に相補シングルエンド ドライバー、入力に差動レシーバーを使用します。