RX_BITSLICE は RXTX_BITSLICE のレシーバーです。すべての受信インターフェイスでは、CASCADE 遅延が必要な場合を除いて RXTX_BITSLICE を使用できます。RX_BITSLICE は、ビット スライス内の 2 つの遅延ラインをカスケード接続して大きな遅延にできます。
RXTX_BITSLICE と同様に、RX_BITSLICE には、BITSLICE_CONTROL を使用して VT による影響を継続的に補正できる入力遅延が含まれます。高速キャプチャ レジスタ、デシリアライズ ロジック (1:4 または 1:8)、および深さが浅い FIFO により別のクロック ドメインへのアクセスが可能になります。次に、RX_BITSLICE のブロック図を示します。
注記: 入力バッファーは、RX_BITSLICE の一部ではありません。
図 1. RX_BITSLICE のブロック図
次の図に、RX_BITSLICE プリミティブを示します。この図では、黒は入力、灰色は出力を表わしています。表 1 に RXTX_BITSLICE のポートを示します。
図 2. RX_BITSLICE プリミティブ
