OSERDESE3 - UG861

Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド (UG861)

Document ID
UG861
Release Date
2024-12-23
Revision
1.0 日本語

OSERDESE3 プリミティブは、以前の FPGA ファミリから移行するデザインまたはネイティブ モード プリミティブを必要としないデザインで出力のシリアライズに利用可能です。Spartan UltraScale+ デバイスの OSERDESE3 は、ソース同期などのアプリケーションのインプリメンテーションを容易にするクロッキング機能を備えた 4 ビットまたは 8 ビット パラレル-シリアル コンバーターです。その他のシリアル-パラレル変換係数が必要な場合は、ODDRE1 プリミティブを使用するか、内部ロジック内にギアボックスを実装します。

OSERDESE3 と以前のプリミティブ間には一部違いがあります。次の機能が OSERDESE3 で利用できません。

  • OSERDES のシリアル出力に対応する OCE 入力イネーブル ピン。
  • ローカルの専用接続を使用して OSERDES のシリアライズ機能を拡張できる SHIFTIN および SHIFTOUT ピン。
  • 入力および/または出力バッファー (IOB) とピンを使用せずに、OSERDES 出力と ISERDES 入力を結ぶ直線の直接接続を提供する OFB 出力。
  • パラレル トライステートおよびシリアル TBYTE 機能。

次の図に示すように、OSERDES のレイテンシは DATA_WIDTH の設定によって異なります。

図 1. OSERDES のレイテンシ

OSERDESE3 は SDR モードの場合に出力信号を 2 または 4、DDR モードの場合に 4 または 8 でシリアライズできます。SDR モードで使用する場合、DATA_WIDTH 属性は任意の幅の 2 倍に設定し、送信されるデータは一度に 2 つのピンへ適用される必要があります。次の図を参照してください。

図 2. x4 SDR モードで使用される OSERDES (DATA_WIDTH = 8)

次の表に、可能な比率とそれらに使用する属性設定および接続を示します。

ヒント: すべての場合において SerDes 入力 D0 に適用されるデータは、送信される最初のビットとなります。
表 1. SDR/DDR モードにおける OSERDESE3 出力の接続
SDR または DDR 比率 OSERDESE3 へ適用する DATA_WIDTH 属性 SerDes へ接続するデータ ビット
DDR 8:1 8 D7、D6、D5、D4、D3、D2、D1、D0
DDR 4:1 4 0、0、0、0、D3、D2、D1、D0
SDR 8:1 N/A N/A
SDR 4:1 8 D3、D3、D2、D2、D1、D1、D0、D0
SDR 2:1 4 0、0、0、0、D1、D1、D0、D0