Spartan UltraScale+ デバイスには、前世代 FPGA デバイスと同様、出力 DDR レジスタをインプリメントするためのレジスタがビット スライス内にあります。この機能は、ODDRE1 プリミティブをインスタンシエートして使用します。ODDRE1 を使用中、DDR マルチプレクサー処理は自動的に実行されます。マルチプレクサーを手動で制御する必要はありません。この制御はクロックで実行されます。
ODDRE1 プリミティブは、SAME_EDGE モードのみサポートします。このモードを使用すると、ODDRE1 クロックの立ち上がりエッジで、ODDRE1 プリミティブの両方のデータ入力を同時に取得できるようになるため、CLB やクロック リソースを節約して性能を向上させることができます。また、このモードはトライステート制御でもサポートされています。次に、出力 DDR のブロック図を次に示します。
図 1. 出力 DDR のタイミング
次に、ODDRE1 プリミティブのブロック図を示します。
図 2. ODDRE1 プリミティブのブロック図
注記: デザインで使用される ODDRE1 コンポーネントは、Vivado デザイン ツールでは OSERDESE3 コンポーネントとして変換およびインプリメントされます。