クロック以外のすべての入力信号は IDELAYE3 プリミティブを使用して遅延でき、デバイス ロジックへ直接転送するか、入力/出力インターコネクト (IOI) 内でシングル データ レート (SDR) クロックまたはダブル データ レート (DDR) クロックを使用してシンプルなフリップフロップ、IDDR、または ISERDESE3 にレジスタ格納できます。IDELAY はグローバル クロック バッファーに直接配線できないため、IDELAYE3 を使用してクロックを遅延させないでください。クロックを遅延させなければならないときは、MMCM または PLL でクロックを生成し、精細度位相シフト機能を使用して遅延させます。
IDELAYE3 プリミティブには 512 タップの遅延ラインがあります。 『Spartan UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 (DS930) のタップ精度を参照してください。個々のタップはキャリブレーションされません。ただし、IDELAYCTRL コンポーネントには遅延ラインをキャリブレーションするためのロジックがあります。IDELAYE3 は COUNT と TIME の 2 つのモードで使用できます。
- COUNT モード
- 遅延ラインは電圧および温度補正なしのキャリブレーションされていない状態で使用されるため、IDELAYCTRL コンポーネントを使用する必要はありません。
- 遅延ラインは、タップのカウントにのみ使用し、遅延/タップのカウントには使用しません。
- DELAY_VALUE はタップ (0 ～ 511) で表されます。
- 例: シリアル データ ストリームの遷移を探すスキャン動作は、タップで表し、ピコ秒 (ps) 単位の時間に変換しません。
- TIME モード:
- IDELAYCTRL コンポーネントを使用する必要があります。
- 遅延ラインは要求された時間値でキャリブレーションされ、電圧/温度の補正によりこの値は保持されます。
- 遅延が正しくアラインされるには、ニブル内のすべての遅延に関して REFCLK_FREQUENCY が IDELAYCTRL のクロック周波数に一致している必要があります。ネイティブ モードとの混在の場合、BITSLICE_CONTROL の REFCLK 周波数は REFCLK_FREQUENCY と一致している必要があります。DELAY_VALUE は ps で表されます。
次の図に、IDELAYE3 プリミティブを示します。
図 1. IDELAYE3 プリミティブ
