DIFF_HSTL_I_12_DCI - UG861

Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド (UG861)

Document ID
UG861
Release Date
2024-12-23
Revision
1.0 日本語
表 1. 使用可能な I/O バンクのタイプ
HD HP
不可

差動 HSTL クラス I は、ODT 属性を使用するオンチップ分割テブナン終端を含めて、相補シングルエンド HSTL_I_12 タイプのドライバーと差動レシーバーをペアで使用します。40Ω、48Ω、または 60Ω の調整済みドライバー インピーダンスを選択できる、ソース終端機能 (OUTPUT_IMPEDANCE) が HP I/O バンクで利用可能です。ドライバー出力インピーダンスのデフォルト値は 48Ω です。