BITSLICE_CONTROL - UG861

Spartan UltraScale+ FPGA SelectIO リソース ユーザー ガイド (UG861)

Document ID
UG861
Release Date
2024-12-23
Revision
1.0 日本語

データおよびクロック/ストローブ ベースの処理ブロックは、RXTX_BITSLICE (RX_BITSLICE および TX_BITSLICE はこのコンポーネントの派生プリミティブ) であり、ピンまたはピン ペアを介して使用します。次の図に示すように、ニブル内にあるすべてのビット スライス (6 つまたは 7 つ) は 1 つの BITSLICE_CONTROL ブロックで制御されます。7 つのビット スライスが上位ニブルを構成し、6 つのビット スライスが下位ニブルを構成します。

図 1. ビット スライスに対応する BITSLICE_CONTROL

BITSLICE_CONTROL プリミティブ (下図参照) の基本的な機能は、ビルトイン セルフ キャリブレーション (BISC) を実行する、RXTX_BITSLICE のレシーバーとトランスミッターにクロックを生成する、RX_ および/または TX_GATING といった特殊な機能を制御する、そして以前の全体的な機能で使用された一連のレジスタ (RIU) を制御することです。これらの各機能は、この資料で個別に説明されています。ピンと属性を使用して BITSLICE_CONTROL コンポーネントをかなり制御できますが、完全な制御は、レジスタ インターフェイス ユニット (RIU) によって得られます。RIU は、BITSLICE_CONTROL をプロセッサ ペリフェラルとして機能させ、64 の 16 ビット レジスタにアクセスできるようにして、プログラムされているニブル グループで必要となるすべての遅延値および制御値へのアクセスを可能にします。

図 2. BITSLICE_CONTROL プリミティブ

2 つのニブルを結合して 1 バイトにできます。1 バイトには、それぞれ RIU インターフェイスを備える 2 つの BITSLICE_CONTROL コンポーネントが含まれています。両方の RIU インターフェイスは、RIU_OR コンポーネントを使用して結合できます。RIU_OR プリミティブを使用して両方の BITSLICE_CONTROL の RIU インターフェイスを組み合わせると、インターコネクトへ接続される 1 つの RIU インターフェイスのように見えます。

BITSLICE_CONTROL プリミティブのこのような側面は、この章の後半で説明しています。