• 30 Ω の直列抵抗は、できるだけ MIO ピンに近接して CLK、CMD、および DATA ライン上に配置する必要があります。
• 手動調整によって有効な入力遅延を見つけるには、パッケージ遅延を含む SD 信号の遅延を合計 1.3 ns 未満とする必要があります。
• Zynq UltraScale+ MPSoC および SD チップで使用される電圧によっては、レベル シフターが必要になる場合があります。
• 非同期信号の CDn および WPn には、CLK とのタイミング関係はありません。
• CDn および WPn の両ラインは、それぞれの 4.7 k Ω 抵抗で MIO I/O 電圧にプルアップする必要があります。 micro SD を使用している場合、WPn と CDn は接続なしにできます。
• レベル シフターの SD カード側の DAT3 に 10 k Ω のプルアップ抵抗を追加します。
注記: レベル シフターに外部プルアップ抵抗が既に存在する場合は不要です。
• SDIO 0/1 電力制御信号を使用する場合は、SD カード 3.01 仕様に従って、1 k Ω ～ 10 k Ω の外付けプルダウン抵抗を使用して 1 ms のリセット パルスを生成します。
• 方向ピンのないレベル シフターの場合、MPSoC の「DIR」ピンはフローティングのままにするか、100 k Ω の抵抗でプルダウンできます。 この DIR ピンはほかの用途に使用できません。
• ピッチが 0.4mm のレベルシフターの場合、Aries Electronics 社製などのアダプターを使用できます。