LVPECL

UltraScale アーキテクチャ PCB デザイン ユーザー ガイド (UG583)

Document ID
UG583
Release Date
2023-11-14
Revision
1.27 日本語

この図 に、LVPECL (Low-Voltage Positive Emitter-Coupled Logic) オシレーターから PS-GTR トランシーバーの基準クロック入力への接続を示します。

図 4-7: LVPECL オシレーターから Zynq UltraScale+ MPSoC PS-GTR トランシーバーの
基準クロック入力への接続

X-Ref Target - Figure 4-7

ug583_c8_24.jpg