この図 に、LVDS、CML (Current Mode Logic)、または HCSL (High-speed Current Steering Logic) オシレーターから PS-GTR トランシーバーの基準クロック入力への接続を示します。 図 4-6: LVDS、CML、または HCSL オシレーターから Zynq UltraScale+ MPSoC PS-GTR トランシーバーの 基準クロック入力への接続 X-Ref Target - Figure 4-6
