PLL

UltraScale アーキテクチャ クロック ユーザー ガイド (UG572)

Document ID
UG572
Release Date
2023-02-01
Revision
1.10.2 日本語

PLL は PHY ロジックおよび I/O にクロックを供給し、1 つの CMT に 2 つの PLL が含まれます。また、PLL は幅広い周波数に対応する周波数合成回路としても使用できるほか、ジッター フィルターとしての機能や、基本的な位相シフト機能およびデューティ サイクルのプログラム機能もあります。MMCM と比較すると出力の数が違うほか、クロック ネットのスキュー調整機能や高度な位相シフト機能など、MMCM の高度な機能の多くに対応していません。また、乗算器と入力分周器の値の範囲も狭くなっています。