STARTUPE3

UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド (UG570)

Document ID
UG570
Release Date
2023-11-17
Revision
1.18 日本語

STARTUPE3 は、バンク 0 にある一部のコンフィギュレーション専用ピンへ接続する目的で使用します。コンフィギュレーション専用ピンを制御することで、コンフィギュレーション後にフラッシュにアクセスできるようになります。コンフィギュレーション目的にのみフラッシュを使用する場合、FPGA デザインに STARTUPE3 は必要ありません。

バンク 65 にある多目的コンフィギュレーション ピンについては、適切なロケーション制約を使用し、標準ユーザー ロジックをインプリメントしてフラッシュへのアクセスに必要なピンへ接続できます。たとえば、x8 以上のコンフィギュレーション モードを使用する場合、STARTUPE3 は、バンク 0 内にあるコンフィギュレーション バス D[03:00] の下位 4 ビットにしか使用されません。高位ピン D[xx:04] は、ユーザー デザインの一部として直接接続できます。

UltraScale アーキテクチャ FPGA の STARTUPE2 にスタートアップ クロックを入力する機能がありましたが、Kintex UltraScale および Virtex UltraScale FPGA の STARTUPE3 プリミティブにはその機能はありません。それ以外の点では、STARTUPE3 は STARTUPE2 の上位セットであり、デザインは自動的にリターゲットされます。UltraScale FPGA では D00-D03 ピンおよび FCS_B ピンがコンフィギュレーション専用バンクに含まれるため、STARTUPE3 にはこれらのピンを制御する機能が追加されています。双方向の D00-D03 ピンには、STARTUPE3 に対する独立した入力および出力接続があります。これ以外にも、コンフィギュレーション後に標準 I/O (双方向 I/O を含む) として制御できるコンフィギュレーション ピンがあります。

スタックド シリコン インターコネクト (SSI) テクノロジを採用したデバイスでは、デザイン内で 1 つの STARTUPE3 がマスター SLR にインプリメントされ、ほかの SLR に自動的に複製されることによってデバイスのグローバル制御を可能にしています。