RDWR_B

UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド (UG570)

Document ID
UG570
Release Date
2023-11-17
Revision
1.18 日本語

RDWR_B は FPGA への入力で、データ ピンが入力または出力かを選択します。

RDWR_B = 0 の場合、データ ピンは入力 (FPGA に書き込む)。

RDWR_B = 1 の場合、データ ピンは出力 (FPGA から読み出す)。

コンフィギュレーションの際は、RDWR_B は書き込みに設定 (RDWR_B = 0 ) する必要があります。リードバックを実行するには、CSI_B がアサートされている間に RDWR_B を読み出し制御に設定 (RDWR_B = 1 ) してください。

3D IC は ABORT シーケンスをサポートしていません。モノリシック デバイスでは、CSI_B が Low の間に RDWR_B の値が Low から High へ遷移すると ABORT が生じ、コンフィギュレーション I/O が非同期的に入力から出力へ変更します。ABORT ステータスはクロックに同期してデータ ピンに現れます。CSI_B が Low の間に RDWR_B の値が High から Low へ遷移する場合も ABORT が生じてコンフィギュレーション I/O が非同期的に出力から入力へ変更しますが、ABORT ステータスのリードバックはありません。リードバックが不要な場合、RDWR_B はグランドに接続するか、SelectMAP ABORT 時のデバッグに使用できます。

CSI_B がディアサートされている場合、RDWR_B 信号は無視されます。データ ピンのトライ ステートの読み出し/書き込み制御は非同期です。CSI_B がアサートされている間、RDWR_B を読み出しに設定 (RDWR_B = 1 、リードバック) すると、FPGA は CCLK に関係なく SelectMAP データをアクティブに駆動します。