[Clock] - 2024.2 日本語 - UG440

Xilinx Power Estimator ユーザー ガイド (UG440)

Document ID
UG440
Release Date
2024-11-14
Version
2024.2 日本語

SD-FEC コアのクロックを指定します。これらの入力を指定したら、VCCINT レールおよび VCCSDFEC の消費電力見積もりレポートを確認できます。[Summary] シートには、VCCSDFEC レール電流も [Power Supply] セクションに表示されます。