create(...) - create(...) - 2026.1 日本語 - UG1781

Power Design Manager Python スクリプト ガイド (UG1781)

Document_ID
UG1781
Release_Date
2026-06-23
Version
2026.1 日本語

説明

名前および設定ディクショナリを指定してクロック マネージャーを作成します。該当する場合、ディクショナリ内で不足している各設定には既定値が適用されます。必須設定が不足している場合は、作成に失敗します。

構文

create(<name>, <settings_dict>)

パラメーター

名前 説明
<name> クロック マネージャー名。
<settings_dict> クロック マネージャーの設定ディクショナリ。get_sample_settings(template=True) を実行して、クロック マネージャーの設定ディクショナリの完全な構造を確認します。

# Create a clock manager with output clocks
proj = open_project('my_design.pdm')
clock_mgr = proj.get_clock_mgr_handler()
clock_mgr.create('dpll1', {
	'type': 'DPLL',
	'input_clock_name': 'clk1',
	'vco_range': 'Low',
	'output_clocks': [
		{'name': 'out_1', 'freq': 100.0, 'is_gated': False, 'min_scaled_freq': 0.0},
		{'name': 'out_2', 'freq': 200.0, 'is_gated': False, 'min_scaled_freq': 0.0}
	]
})
# At least 'input_clock_name' must be specified; defaults apply to other settings
clock_mgr.create('mmcm1', {'type': 'MMCM', 'input_clock_name': 'clk1'})