[AXI and ACE Interfaces] - 2024.1 日本語

MicroBlaze V プロセッサ エンベデッド デザイン ユーザー ガイド (UG1711)

Document ID
UG1711
Release Date
2024-08-01
Version
2024.1 日本語
  • Select Bus Interface: AXI に設定すると、ペリフェラルとキャッシュ アクセスの両方に AXI が選択されます。ACE に設定すると、ペリフェラル アクセスには AXI、キャッシュ アクセスには ACE が選択され、キャッシュ コヒーレンシがサポートされます。
    注記: ACE を使用するには、ライトバック データ キャッシュ、命令キャッシュ ストリーム、ビクティム キャッシュ データに 32 ビット以外の幅を設定しないでください。このオプションを設定するには、[Cache] ページで命令キャッシュとデータ キャッシュの両方に対して Use Cache for All Memory Accesses をオンにする必要があります。
  • Enable Peripheral AXI Interface Instruction Interface: ペリフェラル AXI4-Lite 命令インターフェイスを使用できるようにします。多くの場合、特に命令キャッシュがイネーブルで C_ICACHE_ALWAYS_USED が設定されている場合は、このインターフェイスは必要ありません。
  • Enable Peripheral AXI Data Interface: ペリフェラル AXI4 データ インターフェイスを使用できるようにします。このインターフェイスは、通常 AXI4-Lite を使用してペリフェラル I/O に接続されますが、メモリにも接続できます。排他的アクセスをイネーブルにする場合は、AXI4 プロトコルが使用されます。