説明
特定のステート変数 (グローバルまたはスタティック) のリセットを追加または削除します。リセット ポートは、リセット信号が適用されたときにリセット ポートに接続されているレジスタおよびブロック RAM を初期値に戻すために FPGA で使用されます。RTL リセット ポートの有無と動作は、RTL のコンフィギュレーション で説明するように、syn.rtl.reset コマンドで制御されます。
syn.directive.reset を使用すると、リセットを詳細に制御できます。変数がスタティックまたはグローバルの場合、RESET プラグマまたは指示子を使用してリセットを明示的に追加したり、off に設定して変数からリセットを削除したりできます。これはスタティック配列またはグローバル配列がデザインに含まれる場合に特に便利なことがあります。
構文
syn.directive.reset=[OPTIONS] <location> <variable>-
<location>: 変数を定義する場所をfunction[/label]というフォーマットで指定します。 -
<variable>: 指示子を適用する変数です。
オプション
-
off -
-
offを指定すると、指定した変数に対してリセットは生成されません。
-
例
グローバル リセット設定が none または control の場合でも、関数 foo の変数 a にリセットを追加します。
syn.directive.reset=foo aグローバル リセット設定が state または all の場合でも、関数 foo の変数 static int
a からリセットを削除します。
syn.directive.reset=off foo a