System Clock Maximum Frequency - 2024.1 日本語

Vitis ガイダンス メッセージ (UG1315)

Document ID
UG1315
Release Date
2024-05-30
Version
2024.1 日本語

詳細

システム クロックの元の周波数が、ランタイムのサポートする最大周波数を超えているため、自動周波数スケーリングができませんでした。

説明

現在のシステム インプリメンテーションは、ランタイムのサポートする最大周波数よりも高い周波数で動作できます。コンパイラが、ランタイムの最大値よりも高い周波数を選択することはありません。

このインプリメンテーションですべてのデザイン パラメーターが問題なければ、それ以上の処置は必要ありません。ただし、デザインが FPGA 上であまりにも多くのエリアを必要とする場合、システム インプリメンテーションを変更し、最大インプリメンテーション速度とリソース要件をトレードオフすることが有益であることがあります。

推奨

このデザインは正のスラックが大きすぎるため、ターゲット クロック周波数に影響を与えることなく、1 サイクルでより多くの操作をスケジュールできる可能性があります。コンパイル時にターゲット周波数を下げるか、クロックのばらつきを減らしてみてください。