PCIe Transfer Read Bandwith - 2024.1 日本語

Vitis ガイダンス メッセージ (UG1315)

Document ID
UG1315
Release Date
2024-05-30
Version
2024.1 日本語

詳細

FPGA からのデータの PCIe® 転送が最適化されていません。これは、FPGA からホストへの転送速度が、PCIe の書き込み可能な最大転送帯域幅の 70% 未満である場合にフラグされます。

説明

XRT は、一定期間内に FPGA から PCIe へのすべてのデータ転送を計算し、PCIe の読み出し転送を計算します。

次のような場合は、PCIe の読み出し転送使用率を減らすことができます。

  • ホストが小さなバッファーを使用。
  • DDR メモリにデータを読み込むホストと、同じ DDR メモリにデータを読み込むカーネルによる DDR 競合が発生。
  • ホストが複数の小さな転送を受信。

回避策

AMD では、転送するデータを 1 つのバッファーに集約し、 PCIe® を介して DDR メモリに送信することをお勧めしています。 PCIe® の帯域幅は、転送するバッファー サイズが 4 KB 程度であれば、通常妥当な幅です。複数の DDR メモリ バンクを使用して、ホストとカーネルが同じメモリに書き込むことで発生する問題を取り除いてください。