Look-up Table Resource Utilization - 2024.1 日本語

Vitis ガイダンス メッセージ (UG1315)

Document ID
UG1315
Release Date
2024-05-30
Version
2024.1 日本語

詳細

デザインには、使用可能なリソースよりも多くのルック アップ テーブル (LUT) リソースが必要です。すべてのカーネルが必要とする LUT リソースの総数が、デバイスで使用可能な数よりも多くなっています。

説明

ルック アップ テーブル リソースは、FPGA のプログラマブル ロジック ファブリックで使用される基本エレメントです。メモリ アクセスや DSP など、あらかじめ定義されたコンポーネントにマップされた演算を除き、FPGA にインプリメンテーションされた演算はすべて LUT リソースにマップされます。場合によっては、複数の演算を組み合わせて、1 つの LUT でインプリメントすることもできます。

このメッセージが表示される場合、アルゴリズムをインプリメントするのに必要な LUT の総数が、デバイス上で使用可能な総数を超えています。このため、アルゴリズムのインプリメントに必要な LUT の数を減らす必要があります。

推奨

LUT のリソース使用率が高すぎる場合、アルゴリズムのインプリメントに必要なロジックが多すぎるということです。アルゴリズムが複雑すぎて、選択したデバイスにインプリメントできないという可能性は常にありますが、多くの場合、データパス幅とアルゴリズム記述に基づいて、LUT リソース要件を削減できます。たとえば、ある変数に使用できる値の範囲は本当に整数なのでしょうか。ステータス変数やカウンターは、32 ビットよりかなり少ない値の固定セットしか表せないことがよくあります。このようにビット幅を小さくすると、その変数を使用するどの演算でも LUT リソース数が減るので、LUT 使用率を大幅に削減できます。多くの場合、リソース要件を検討し、必要に応じてビット精度のデータ型に合わせることをお勧めします。