詳細
このルールは、デバイス上のすべての DDR メモリ バンクに接続されている演算ユニットのポート数をチェックします。
説明
複数の演算ユニットが同じ DDR バンクに接続されている場合、N 個の演算ユニット間で帯域幅を共有します。このため、システムでメモリ ストールが発生し、アプリケーションのパフォーマンスが低下します。
推奨
異なる演算ユニットを異なる DDR メモリ バンクに接続して、システム パフォーマンスを向上させます。
このルールは、デバイス上のすべての DDR メモリ バンクに接続されている演算ユニットのポート数をチェックします。
複数の演算ユニットが同じ DDR バンクに接続されている場合、N 個の演算ユニット間で帯域幅を共有します。このため、システムでメモリ ストールが発生し、アプリケーションのパフォーマンスが低下します。
異なる演算ユニットを異なる DDR メモリ バンクに接続して、システム パフォーマンスを向上させます。