DDR Bandwidth Write Utilization - 2024.1 日本語

Vitis ガイダンス メッセージ (UG1315)

Document ID
UG1315
Release Date
2024-05-30
Version
2024.1 日本語

説明

このルールは、関連する DDR メモリ バンクの書き込み帯域幅の使用率が低いかどうかをチェックします。

説明

書き込み帯域幅の使用率が低いということは、カーネルが DDR メモリにデータを最大限の可能性で書き込んでいないということです。これは、DDR メモリへの書き込み時間に影響します。

書き込み帯域幅の使用率は、主に転送速度に依存します。転送速度とは、バスのアクティブ時間あたりに DDR メモリに転送されるバイト数合計のことです。

回避策

書き込み帯域幅の使用率を向上させるには、転送されるバイト数合計を改善し、最大バス アクティブ時間を短くします。

転送されるバイト数合計を改善するには、インターフェイスのポート幅サイズを 512 に増やします。

バスあたりの DDR メモリのアクティブ時間を改善するには、AXI でシングル アクセスではなく、バースト アクセスを増やす必要があります。