Block-RAM Resource Utilization - 2024.1 日本語

Vitis ガイダンス メッセージ (UG1315)

Document ID
UG1315
Release Date
2024-05-30
Version
2024.1 日本語

説明

すべてのカーネルが必要とするブロック RAM (BRAM) リソースの総数が、デバイスで使用可能な数よりも多くなります。

説明

ソース コードの配列は、自動的に BRAM (さまざまなサイズを設定できる内部メモリ リソース) にマップされます。

FPGA で構築されるほぼすべてのデザインでは、係数の保存やデータのバッファーなど、さまざまな用途で BRAM を使用する必要があります。pragma HLS array_partition を使用すると、1 つの大きなメモリではなく、複数のレジスタを使用する RTL になる可能性があります。pragma HLS array_reshape を使用すると、データへの並列アクセスを提供しつつ、消費する BRAM の数を減らすことができます。これらにより、すべてのカーネルに必要なリソースを削減できます。

推奨

ブロック RAM の数を減らすには、次のような方法があります。

  • BIND_STORAGE プラグマまたは指示子
  • ARRAY_PARTITION プラグマまたは指示子
  • ARRAY_RESHAPE プラグマまたは指示子