Versal アダプティブ SoC エンベデッドデザインチュートリアル (UG1305) - 2024.2 日本語 - UG1305

Document ID: UG1305
Release Date: 2024-12-23
Version: 2024.2 日本語

Versal アダプティブ SoC エンベデッドデザインチュートリアル (UG1305)
はじめに
Versal CIPS および NoC (DDR) IP コアの設定
ブートおよびコンフィギュレーション
Vitis ソフトウェアプラットフォームを使用したデバッグ
スカラー型エンジンと適応型エンジンを使用したシステムデザイン例
SmartLynq+ モジュールを使用した高速デバッグポートのシステムデザイン例
Versal スタックドシリコンインターコネクトデバイスのシステムデザイン例
付録: PLM の作成

Back to home page