構文
-
Zynq デバイスおよび Zynq UltraScale+ MPSoC の場合:
[init] <filename> -
Versal アダプティブ SoC、Versal AI エッジ シリーズ Gen 2、Versal プライム シリーズ Gen 2、および Spartan UltraScale+:
init = <filename>
説明
ブートローダーの最後にあるレジスタ初期化ブロックで、.int ファイル仕様を解析することにより構築されます。最大 256 個のアドレスと値の初期化ペアを指定できます。.int ファイルには特定のフォーマットがあります。
例
BIF ファイルのサンプルを次に示します。
-
Zynq デバイスおよび Zynq UltraScale+ MPSoC の場合:
all: { [init] test.int } -
Versal アダプティブ SoC:
all: { init = reginit.int image { name = image1, id = 0x1c000001 { type=bootloader, file=plm.elf } { type=pmcdata, file=pmc_cdo.bin } } }