X5IO バンクは、AMD UltraScale™ アーキテクチャの高速 I/O (HPIO) と類似していますが、以前のデバイスの I/O カラム レイアウトとは異なり、デバイスの下部のペリフェラルに配置されています。X5IO は、UltraScale デバイスのネイティブ モードと同様の X5IO PHY を提供します。X5IO PHY は、オクタッドと呼ばれる 8 つのシングルエンド I/O ポート用のシリアライズ/デシリアライズ ロジックと共に、キャリブレーションされた遅延をカプセル化しています。各 X5IO バンクには 8 つのオクタッド ロジック サイトがあり、最大 64 個のシングルエンド I/O ポートをサポートします。統合された DDR メモリ コントローラー、ソフト メモリ コントローラー、およびカスタムの高性能 I/O インターフェイスは、いずれも X5IO PHY を使用します。X5IO の詳細は、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。