イメージ シグナル プロセッサ (ISP) には、生のイメージ センサー データを処理するための 1 ～ 3 つの ISP タイルが含まれます。各 ISP タイルは、600 メガピクセル/秒の最大ピクセル レートをサポートし、最大水平または垂直解像度は 4096 ピクセルです。リニア フォーマットおよび圧縮フォーマットでは、入力ピクセルのビット深度がサポートされます。
ISP タイルは、標準的なベイヤー入力 (RGGB、GRBG、BGGR)、モノクロ (CCCC)、RYYCy、RCCG、RCCC、および RGB-IR センサー タイプと互換性があります。AXI4-Stream インターフェイスは、MIPI CSI-2 インターフェイスからのストリーミング ライブ データを受け入れます。また、ISP タイルは、DMA 読み出し機能からのメモリ入力データと、ビルトインのテスト パターン ジェネレーター (TPG) からの入力テスト パターンを受け入れます。
ライブ出力には AXI4-Stream、メモリ出力には AXI4 Memory Mapped インターフェイスが使用でき、次のビデオ出力フォーマットがサポートされます。
- YUV 4:2:0
- YUV 4:2:2
- Y のみ
- 各コンポーネントあたり 8 ビットまたは 10 ビット
- RGB888
各 ISP はデュアル出力をサポートするため、プライマリ出力とセカンダリ出力を別々に制御できます。1 つの ISP タイルで 1 つの入力ストリームを処理して、プライマリ出力とセカンダリ出力に異なるストリームをサポート可能で、RGB-IR イメージ センサー データを処理して、プライマリ出力に RGB データを与え、セカンダリ出力に IR データを与えることができます。メモリ出力 I/O タイプでは、プライマリおよびセカンダリ両方の出力 DMA が、最大 10 ビットの色深度に適したラスターのハーフ DWORD アライン フレーム バッファー形式をサポートします。
ISP の詳細は、 『Versal AI Edge Series Gen 2 Image Signal Processor (ISP) 製品ガイド』 (PG432) を参照してください。