AXI NoC IP - AXI NoC IP - 2025.2 日本語 - UG1273

Versal アダプティブ SoC デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2025-12-03
Version
2025.2 日本語

AXI NoC IP は NoC の設定に使用します。この IP は、NoC の論理表現として機能します。AXI NoC IP は AXI メモリマップ プロトコルをサポートし、AXIS NoC IP は AXI4-Stream プロトコルをサポートします。Versal アダプティブ SoC デザインには、各 IP タイプのインスタンスを複数個含めることができます。

AXI NoC IP には、DDR メモリ コントローラーが統合されています。AXI NoC インスタンスは、DDR メモリ コントーラーのインスタンスを 1 つ、2 つ、または 4 つ含めるように構成できます。統合された DDR メモリ コントローラーとの通信には NoC IP を使用する必要があります。検証では、Versal NoC コンパイラが統合されたトラフィック仕様に従って実行されます。検証後、NoC Viewer ウィンドウで NoC ソリューションを確認および変更できます。

NoC および関連する IP のコンフィギュレーション、およびシステム アドレス マップの詳細は、次を参照してください。

  • 『Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 製品ガイド』 (PG313)
  • 『Programmable Network on Chip (NoC2) LogiCORE IP 製品ガイド』 (PG406)
  • 『Integrated DDR5/LPDDR5/5X Memory Controller LogiCORE IP 製品ガイド』 (PG456)