アプリケーション プロセッシング ユニット (APU) は、Arm Cortex®-A78AE プロセッサをベースとした機能豊富な 8 コア、2 クラスターのユニットです。A78AE コアは、スプリット モードまたはロックステップ モードで動作できます。各コアには、64 KB レベル 1 命令/データ キャッシュおよび 512 KB 統合レベル 2 キャッシュがあり、4 つのプロセッサの各クラスターには、1 MB 統合レベル 3 キャッシュがあります。
APU は、コヒーレント ハブ インターフェイス (CHI) ベースのコヒーレンシ インターコネクト (CMN-600 w/AE) を経由して、プロセッシング システムのほかのコンポーネントと通信します。コヒーレントなインターコネクトによって、プロセッシング システムは安全性の要件を満たすことができ、スヌープ可能な LLC、効率的な L3 スタッシング、および入力トラフィックや NoC へのトラフィックに十分な帯域幅と QoS を提供できます。
次の表に、AMD Zynq™ UltraScale+™ MPSoCs の Cortex-A53、Cortex-A72、および Versal デバイス のプロセッシング システムの Cortex-A78AE プロセッサの違いを示します。
| Cortex-A53 | Cortex-A72 | Cortex-A78AE |
|---|---|---|
| Armv8A アーキテクチャ (64 ビット/32 ビット動作) | ||
| EL0-EL3 の例外レベル | ||
| Advanced SIMD NEON 浮動小数点ユニット | ||
| メモリ マネージャーの統合 | ||
| 電源アイランド制御 | ||
| 最大 1500 MHz | 最大 1700 MHz | 最大 2400 MHz |
| プロセッサあたり 3.13 DMIPS/MHz | プロセッサあたり 5.74 DMIPS/MHz | プロセッサあたり 11.38 DMIPS/MHz |
| 1 つのクワッド コア クラスター | デュアル コア クラスター | 4 つのデュアル コア クラスター |
| 32 KB の L1 命令キャッシュ | 48 KB の L1 命令キャッシュ | 64 KB の L1 命令キャッシュ |
| 32 KB の L1 データ キャッシュ | 32 KB の L1 データ キャッシュ | 64 KB の L1 データ キャッシュ |
| 512 KB の統合 L2 キャッシュ | プロセッサあたり 512 KB の L2 キャッシュ | プロセッサあたり 512 KB の L2 キャッシュ |
| N/A | N/A | クラスターあたり 1 MB の L3 キャッシュ 1 |
| N/A | N/A | 4 MB の統合ラスト レベル キャッシュ (LLC) 2 |
|
||