Zynq UltraScale+ MPSoC エンベデッドデザインチュートリアル (UG1209) - 2023.2 日本語

Document ID: UG1209
Release Date: 2024-11-30
Version: 2023.2 日本語

Zynq UltraScale+ MPSoC エンベデッドデザインチュートリアル
Zynq UltraScale+ MPSoC エンベデッドデザインチュートリアル
Zynq UltraScale+ デバイスが提供するシングルチップソリューション
Vitis 統合デザイン環境
Vivado Design Suite
PetaLinux ツール
AMD デザインツールによる設計プロセスの高速化
はじめに
ハードウェア要件
インストール要件
Vitis 統合デザイン環境および Vivado Design Suite
PetaLinux ツール
チュートリアルのデザインファイル
次の章
Vivado Design Suite を使用した Zynq UltraScale+ MPSoC プロセッシングシステムコンフィギュレーション
Zynq UltraScale+ システムのコンフィギュレーション
例 1: Zynq UltraScale+ MPSoC の新規エンベデッドプロジェクトの作成
デザイン入力および出力ファイル
デザインの開始
ブロックデザインプロジェクトの作成
Vivado での Zynq UltraScale+ MPSoC プロセッシングシステムの設定
デザインの検証、ラッパーの作成、およびブロックデザインの生成をします
ハードウェアのエクスポート
サマリの例
PS サブシステム用のスタンドアロンソフトウェアの構築
例 2: Vitis IDE を使用したプラットフォームプロジェクトの作成
入力および出力ファイルの例
プラットフォームプロジェクトの作成
例 3: Arm Cortex-A53 から Hello World アプリケーションの実行
入力および出力ファイル
ボードの設定
シリアルポートの接続
Arm Cortex-A53 での Hello World アプリケーションの作成
ボードでの Hello World の実行
ここまでの結果
追加手順
その他の情報
ドメイン
ボードサポートパッケージ (BSP)
スタンドアロン BSP
例 4: Arm Cortex-R5 から Hello World アプリケーションの実行
入力および出力ファイル
cortexr5_0 のスタンドアロン BSP ドメインの作成
ここまでの結果
Arm Cortex-R5F での Hello World アプリケーションの作成
Arm Cortex-R5F での Hello World アプリケーションの実行
例 5: システムプロジェクトを使用して Vitis IDE で複数アプリケーションの管理
入力および出力ファイル
hello_system システムプロジェクトの作成
hello_sys_a53 アプリケーションソースコードの変更
同じシステムプロジェクトでの Arm Cortex-R5F ベースの RPU 用カスタムベアメタルアプリケーションの作成
testapp_r5 のリンカースクリプトの変更
testapp_r5 のボードサポートパッケージの変更
ハードウェアでの hello_system システムプロジェクトの実行
ここまでの結果
プラットフォームでのブートローダープロジェクトの確認
プラットフォームでの FSBL の確認
プラットフォームでの PMU ファームウェアの確認
Vitis デバッガーを使用したスタンドアロンアプリケーションのデバッグ
ザイリンクスシステムデバッガー
例 6: Vitis デバッガーを使用したソフトウェアのデバッグ
例 7: ザイリンクスソフトウェアコマンドラインツール (XSCT) を使用したデバッグ
ターゲットのセットアップ
XSCT を使用したアプリケーションのロード
シリアル端末の設定
XSCT を使用したアプリケーションの実行およびデバッグ
Linux アプリケーションの構築とデバッグ
例 8: PetaLinux を使用した Linux イメージおよびアプリケーションの作成
入力および出力ファイル
PetaLinux イメージの作成
ZCU102 ボードでのイメージの検証
Vitis IDE での Linux アプリケーションの作成
リモート接続の Linux エージェントの準備
Vitis IDE からの Linux アプリケーションの実行
Vitis IDE からの Linux アプリケーションシステムのデバッグ
まとめ
サンプルデザイン 1: GPIO、タイマー、および割り込みの使用
ハードウェアの設定
AXI タイマーおよび AXI GPIO IP の追加
IP ブロックを接続して完全なシステムを作成
インプリメンテーション後のハードウェアプラットフォームのエクスポート
ソフトウェアの設定
PetaLinux を使用した Linux の設定およびビルド
ベアメタルアプリケーションプロジェクトの作成
リンカースクリプトの変更
Linux アプリケーションの Linux ドメインの作成
Linux アプリケーションプロジェクトの作成
ビルド設定の変更
ブートイメージの作成
ZCU102 ボードでのイメージの実行
SD カードの準備
ターゲットの設定
ターゲットへの電源投入とアプリケーションの実行
Linux アプリケーションの実行
リファレンスデザインの自動化
まとめ
ブートおよびコンフィギュレーション
システムソフトウェア
第 1 段階ブートローダー (FSBL)
プラットフォーム管理ユニットファームウェア (PMUFW)
U-Boot
Trusted Firmware-A (TF-A)
APU 上の Linux
RPU のベアメタル
SD ブートのブートシーケンス
ZCU102 ボードでのイメージの実行
QSPI ブートモードのブートシーケンス
QSPI フラッシュ用に PetaLinux を使用して Linux イメージを作成
Vitis でのブートイメージ設定
ZCU102 ボードで QSPI ブートモードでイメージを実行
ZCU102 ボードの設定
JTAG を使用した QSPI ブートモードのブートシーケンス
ターゲットの設定
XSCT/XSDB を使用した U-Boot のロード
XSDB を使用した DDR メモリへの boot.bin のロード
U-Boot を使用した QSPI への boot.bin イメージのロード
USB ブートモードのブートシーケンス
USB ブートモードを有効にする FSBL の設定
USB ブート用の FSBL (第 1 段階ブートローダー) の作成
USB ブート用ブートイメージの作成
PetaLinux の U-Boot の変更
USB ブートを使用したブート
Linux ホストマシンのブートコマンド
Windows ホストマシンのブートコマンド
セキュアブート機能を使用したデザインの保護
セキュアブートシステムデザインにおける決定
ハードウェアの信頼の根拠 (HWRoT)
データの整合性
認証
ブートイメージの機密性と DPA
DPA 保護
ブラックキーの格納
例: セキュアブートでの実用的な方法
サンプルデザインの概要
認証用のキーの生成
RSA 秘密/公開キーペアの作成
RSA 秘密/公開キーペアで公開キーの SHA3 の生成
追加の RSA 秘密/公開キーペア
ブートヘッダー認証の有効化
機密性のためのキーの生成
AES 暗号化の使用
DPA 保護の有効化
操作キーの使用の有効化
キーローリングを使用した暗号化の有効化
すべての AES キーの生成
キー取り消しの使用
PUF の使用
ブートヘッダーモードでの PUF の登録
ブートヘッダーモードでの PUF の使用
Vitis IDE の Create Boot Image ウィザードを使用したシステム例
セキュアブートイメージを使用したシステムのブート
Linux アプリケーションの実行
フィールドで展開されているシステム用のサンプル BIF
セキュアブートでの問題のデバッグ
PUF 登録が実行されているかどうかの確認
ブートイメージの読み出し

Back to home page