MIPI D-PHY IP コアは D-PHY RX インターフェイスを実装し、DSI-2 RX インターフェイス互換の PHY プロトコル層をサポートします。D-PHY コアは、シリアル ラインからクロックおよびデータ入力を受信し、シリアル データをパラレル変換して PPI インターフェイスに出力します。利用可能なレーン数は最大 4 で、ライン レートは 80 ～ 2500 Mb/s です。必要なレーン数とライン レートは、コア生成時に設定できます。
MIPI D-PHY IP コアは、1500 Mb/s を超えるライン レートでのスキュー調整パターン検出もサポートします。詳細は、 『MIPI D-PHY LogiCORE IP 製品ガイド』 (PG202) を参照してください。